小细节
感谢IT之家网友
华南吴彦祖 的线索投递！
IT之家 4 月 5 日消息，消息源 Moore's Law is Dead 在最新一期视频中，分享了关于 AMD Zen 5 处理器执行引擎（Execution Engine）的相关信息，表示会采用真正的 512-bit 浮点运算单元（FPU）。
根据该消息源分享的幻灯片内容，详细描述了 Zen 5 的执行引擎，使用真正的 512-bit FPU。
AMD Zen 4 处理器在执行 AVX-512 指令工作负载的时候，使用的是双路 256-bit FPU，而在 Zen 5 在使用真正的 512-bit FPU，在处理 512-bit AVX 或者 VNNI 指令方面会有更高的性能表现。
IT之家从报道中还获悉，AMD 为 512-bit FPU 升级了相关组件，提高了 L1 DTLB 的容量，扩大了 load-store 队列，L1 数据高速缓存的带宽增加了一倍，大小增加了 50%。L1D 的大小从 "Zen 4" 的 32 KB 增加到现在的 48 KB。
FPU MADD 延迟时间缩短了 1 个周期。除 FPU 外，AMD 还将整数执行管道（Integer execution pipes）的数量从 8 个（Zen 4）增加到 10 个，每个内核的独占二级缓存大小仍为 1 MB。
广告声明：文内含有的对外跳转链接（包括不限于超链接、二维码、口令等形式），用于传递更多信息，节省甄选时间，结果仅供参考，IT之家所有文章均包含本声明。
本文由LinkNemo爬虫[Echo]采集自[https://www.ithome.com/0/760/151.htm]
